A circular groove is formed on an SOI substrate, and an oxide film is formed on the inner wall of the groove. Then, the groove is filled with poly silicon, thereby forming a gate electrode. Source and drain are formed at both sides of the gate electrode. Accordingly, a MOS transistor is provided, in which a channel is induced along the side face of the circular groove.

SEMICONDUCTOR DEVICE

Patent Number:

JP61125174

Publication date:

1986-06-12

Inventor(s):

KATO KOICHI

Applicant(s)::

AGENCY OF IND SCIENCE & TECHNOL

Requested Patent:

□ JP61125174

Application Number: JP19840246313 19841122

Priority Number(s):

IPC Classification:

H01L29/78; H01L27/12; H01L29/52; H01L29/60

EC Classification:

Equivalents:

JP1778647C, JP5001625B

Abstract

PURPOSE:To reduce an intrusion to a gate oxide film of carrier pairs generated through impact ionization by forming a channel region to a curved surface shape along the gate oxide film. CONSTITUTION:A circular opening section is formed to an Si layer 12 shaped onto an insulating substrate 11. The surface of the Si layer 12 is oxidized to form a gate oxide film 14 on the side wall of the opening section, and a poly Si film 15 for a gate electrode is buried and shaped into the opening section. Impurity ions are implanted to form source-drain regions 16a, 16b. An inter-layer insulating film 18 is shaped onto the whole surface, contact holes 19 for electrodes are bored to the film 18, and Al wiring layers 20 are formed. Consequently, electrons from the source 16a flow while drawing arcs along the gate oxide film 14, but electrons separate from the film 14 and flow in bulk Si because they are accelerated in the vicinity of the drain 16b. Accordingly, electrons are difficult to intrude to the gate oxide film.

Data supplied from the esp@cenet database - 12

母公開特許公報(A) 昭61-125174

Mint Cl.

識別記号

庁内整理番号

母公開 昭和61年(1986)6月12日

H 01 L 29/78 27/12 29/52

29/60

8422-5F 7514-5F

零杏請求 有 発明の数 1 (全4頁)

②特 願 昭59-246313

郊出 顧昭59(1984)11月22日

① 発明者 加藤 弘 一 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 ① 出期3 人 工業技術院長

明細書

1、発明の名称

半導体装置

2. 特許請求の範囲

(2) 剪配拖線体は、単結晶絶縁整板であることを 特徴とする特許請求の範囲第1項記載の半導体装置。

(3) 前記機様体は、単結晶半導体器板上に絶縁膜を形成してなるものであることを特徴とする特許 請求の範囲第1項記載の半導体装置。

3. 発明の詳確な説明

(発明の技術分野)

本発明は、半導体装置に係わり、特に絶縁体上の半導体層中にMOSトランジスタを形成してなる半導体装置の改良に関する。

(発明の技術的背景とその問題点)

周知の如く、従来のように半導体層中に形成する素子を散植化してこれを高集機化するには展界があり、最近これを越える手段として多層に素子を形成する3次元半導体装置、また絶縁基板上の半導体制中に素子を形成する技術が提案されてい

ところで、上記の半導体装置を構成する呆子としてはMOSトランクスタが用いられているが、このMOSトランクスタはソース・ドレイン領域を除き絶機体に囲まれているので、特にソース・ドレインの電極を除き電気的に絶縁されていることになる。MOSトランクスタを選び動作させると、ソースより使れ出した電子はドレイン電圧に加速されてドレイン方向に変れる。この時、加速され

(発明の目的)

本発明は上記の事情を考慮してなされたもので、その目的とするところは、インパクトイオン化により発生したキャリア対のゲート酸化膜への進入に起因する業子特性劣化を防止することができ、高速化及び高期積化に好過する半導体装置を提供することにある。

(発明の概要)

本発明の骨子は、チャネル領域をゲート酸化膜 に沿った曲面状に形成することにより、インパク トイオン化により発生したキャリア対のゲート表 化構への進入を軽減することにある

(発明の効果)。

本発明によれば、チャネル領域が曲面状に形成されることになるので、ソースより変れれ出たキャリアは強を描きながらドレイン方向に流れたドレイン近傍では加速されてゲート酸化調から離れて、カン近傍では加速されてから、インパクトイオン化により発生したギャリア対のゲート酸化膜の劣化を表に、大が少なくなり、ゲート酸化膜の劣化を表に、大が少なくなり、ゲート酸化膜の劣化を表に、防止することができる。高速・高度積の素

て実用上十分な特性を持たせることが可能となる。 (発明の実施例)

以下、本発明の詳細を図示の実施例によって説明する。

第1回乃至第3回は本発明の一実施例に係わる 半導体装置の製造工程を示す図である。まず、男 1日(a)に平面因を、第1日(b)に周回(a) の矢視A-A断面を示す如く、絶縁基板(絶縁体) 11上に形成され既に業子分離された厚さり、2 [μ π] のシリコン層(半導体層)12に対して、 中央部に直径0.1[μπ]の円形の開孔は13 を形成する。ここで、上記絶縁休11としては、 サファイア等の単結晶絶珠基皮若しくは単結品半 導体基板上に絶縁膜を形成してなるものであって ちよい。また、シリコン暦12は絶縁休11上に 形成されたのち、ピームアニール等によって再た 品化されたものである。その後、シリコン府12 の表面を發化して開孔郎13の例室にゲート酸化 数 14を形成する。なお、このときシリコン層 12の上面にも酸化模14′ が形成される。

次に、第2図(a)に平面図を、第2図(b)に 内図(a)の矢視B-B町面を示す如以、 内孔 郎 13内にゲート 電極用のポリシリコン酸 15を 虚込み形成する。次いで、ソース・ドレイン側 にとなるべきところの酸 化膜 14′をエッチング 似まり除去したのち、 該領に例えばAs 等のN型 不稀物のイオン注入を行いソース・ドレイン側 は 16a.16bを形成する。このとき、チャネル 領域17はソース・ドレイン間にゲート酸化限 14に拾って曲面状に形成されることになる。

次に、第3図(a)に平面図を、第3図(b)に同図(a)の矢視C - C 新面を示す如く、気相成長法で全面にSiO2 膜(層面絶縁膜)18を財成し、このSiO2 膜18にゲート電幅及びソース・ドレイン電極用のコンタクトホール19をそれぞれ向孔する。その後、A 2 配輪層 2 0 を形成することによって、N チャネルMOSトランジスタが完成することになる。

かくして作成されたMOSトランジスタにおいては、シリコン中でのキャリアの平均自由行程が

取100【人】と疑いため、このMOSトランジ スタを動作させると、第4因に示す如くソース 16aから流れ出した電子はゲート観化膜14に 沿って狐を描きながら流れる。ところが、ドレイ ン166近傍では電子が加速されるため、電子は ゲート酸化膜14を離れてバルクシリコン中を流 れるようになる。この状態で発生するホットキャ リアは、ゲート酸化膜14に到達する前に減速さ れるため、ゲート酸化製14に使入することが批 しくなり、これによりゲート酸化製14の劣化が 妨げられることになる。

このように本実施例によれば、チャネル領域 17をゲート酸化膜14に沿って曲面状に形成し ているので、インパクトイオン化により発生する キャリアのゲート酸化膜14への使入を軽減する ことができる。このため、東子特性の劣化を未然 に防止することができ、高速・高集積化に指めて 有効である。

ではない。例えば、前記半導体将中に形成する間

なお本発明は上述した実施例に限定されるもの

第2四(a)は平面図、第2回(b)は同図(a) の矢段B-B断面図、第3図(a)は平面図、消 3 図 (b) は周図 (a) の矢視 C - C 断面図、羽 4 図は上記覚護例装置の作用を説明するためのも のでソースからドレイン方向に流れる電子の動き を示す模式圏である。


- 11… 絶殺基板(絶様体)、12… シリコン服 (半導体層)、13…関孔部、14…ゲート酸化 段、15…ポリシリコン段(ゲート電極)、 : 1.6 a 、 1.6 b … ソース・ドレイン 鎖 以、 1.7 … . チャネル領域、18…SiO2 税 (層間絶疑説)、 19…コンタクトホール、20…A2配接層。


,出關人 工業技術院長 等之力 遂

孔盤は円形に限るものではなく、楕円形であって もよいし、多角形を適用することも可能である。 さらに、開孔部の怪及び深さ(半導体層の声み) 等の条件は、仕様に応じて通宜変更可能である。 また、前記絶縁体としてはサファイア等の単結品。 絶縁萎板、或いは単結晶半導体萎板上に絶縁観を 形成したものを用いればよい。さらに、絶縁体上 に形成する半導体層はシリコンに限るものではな く、他の半導体であってもよいのは勿論のことで ある。また、デバイスは絶縁体上に形成したが、 NチャネルトランジスタであればP型基板上に、 P チャネルトランツスタであればN 型品板上に形 成することも可能である。その他、本発明の要旨 を適脱しない範囲で、種々変形して実施すること ができる。


4. 図面の周単な説明


- 新1回(a)(b)乃至第3回(a)(b)は 本発明の一実施例に係わるMOS型半導体装置の 製造工程を示すもので、第1回(a)は平面図、 第1図(b)は周辺(a)の矢根A-A新面図、







特開昭 61-125174 (4)









海 / 図

